當(dāng)前位置：
點(diǎn)擊登錄查看 - 競價(jià)公告（****）
發(fā)布時(shí)間：**** 16:16:37 截止時(shí)間：**** 09:00:00
申購主題： FPGA原型驗(yàn)證板
報(bào)價(jià)要求： 國產(chǎn)含稅
發(fā)票類型： 增值稅專用發(fā)票
付款方式： 貨到驗(yàn)收后付款，如有特殊付款需求請說明
收貨地址： 浙江省/寧波市****
供應(yīng)商資質(zhì)： 未納入寧波東方理工大學(xué)（暫名）和寧波市東方理工高等研究院不誠信供應(yīng)商名單的
備注說明： 1.全新正品，原包裝未拆封 2.接受物流快遞送貨，需提供線上技術(shù)支持
送貨時(shí)間： 合同簽訂后60天內(nèi)送達(dá)
安裝要求： 免費(fèi)上門安裝（含材料費(fèi)）
預(yù)算： 200000.0人民幣
| 采購內(nèi)容 | 數(shù)量/單位 | 預(yù)算單價(jià) | 品牌 | 型號(hào) | 規(guī)格參數(shù) | 質(zhì)保及售后服務(wù) | 附件 |
|---|---|---|---|---|---|---|---|
| FPGA原型驗(yàn)證板 | 2.0/ | 100000.0 | 圖元 | PD-VU9P-LSI | [{"key":"1","value":"（一）FPGA芯片：\n單顆芯片擁有不低于2800K邏輯單元，不低于320Mb RAM，不低于6000 DSP；\n（二）板卡連接器要求：\nA.不少于700個(gè)IO引腳；\nB.接口電壓可以通過上位機(jī)實(shí)時(shí)控制進(jìn)行調(diào)節(jié)，支持不少于1.2V;1,35V;1.5V及1.8V四種調(diào)節(jié)電壓。\n（三）板卡時(shí)鐘要求：\nA.不低于8路全局時(shí)鐘：具備PLL可編程時(shí)鐘和外部晶振時(shí)鐘接入能力\nB.不少于2路復(fù)位信號(hào)，可通過上位機(jī)軟件或板上按鈕實(shí)現(xiàn)\n（四）FPGA程序支持如下配置方式：\nA.千兆以太網(wǎng)\nB.USB\nC.JTAG\nD.Micro SD卡\n（五）配套擴(kuò)展與存儲(chǔ)支持：\nA. 支持DDR4內(nèi)存擴(kuò)展子卡，提供高速數(shù)據(jù)緩存與存儲(chǔ)能力；\nB. 配備PCIe x8接口擴(kuò)展卡，支持高速數(shù)據(jù)傳輸與外部設(shè)備連接；\nC. 提供完整的配件套裝，包括必要的連接線、散熱模塊及安裝支架，確保系統(tǒng)穩(wěn)定運(yùn)行","important":true}] | 質(zhì)保1年，按行業(yè)標(biāo)準(zhǔn)提供服務(wù) | |
| FPGA原型驗(yàn)證板 | 2.0/ | 100000.0 | 洪雪信息 | S7-9P | [{"key":"1","value":"（一）FPGA芯片：\n單顆芯片擁有不低于2800K邏輯單元，不低于320Mb RAM，不低于6000 DSP；\n（二）板卡連接器要求：\nA.不少于700個(gè)IO引腳；\nB.接口電壓可以通過上位機(jī)實(shí)時(shí)控制進(jìn)行調(diào)節(jié)，支持不少于1.2V;1,35V;1.5V及1.8V四種調(diào)節(jié)電壓。\n（三）板卡時(shí)鐘要求：\nA.不低于8路全局時(shí)鐘：具備PLL可編程時(shí)鐘和外部晶振時(shí)鐘接入能力\nB.不少于2路復(fù)位信號(hào)，可通過上位機(jī)軟件或板上按鈕實(shí)現(xiàn)\n（四）FPGA程序支持如下配置方式：\nA.千兆以太網(wǎng)\nB.USB\nC.JTAG\nD.Micro SD卡\n（五）配套擴(kuò)展與存儲(chǔ)支持：\nA. 支持DDR4內(nèi)存擴(kuò)展子卡，提供高速數(shù)據(jù)緩存與存儲(chǔ)能力；\nB. 配備PCIe x8接口擴(kuò)展卡，支持高速數(shù)據(jù)傳輸與外部設(shè)備連接；\nC. 提供完整的配件套裝，包括必要的連接線、散熱模塊及安裝支架，確保系統(tǒng)穩(wěn)定運(yùn)行","important":true}] | 質(zhì)保1年，按行業(yè)標(biāo)準(zhǔn)提供服務(wù) | |
| FPGA原型驗(yàn)證板 | 2.0/ | 100000.0 | 太琴 | Veritiger-V9P | [{"key":"1","value":"（一）FPGA芯片：\n單顆芯片擁有不低于2800K邏輯單元，不低于320Mb RAM，不低于6000 DSP；\n（二）板卡連接器要求：\nA.不少于700個(gè)IO引腳；\nB.接口電壓可以通過上位機(jī)實(shí)時(shí)控制進(jìn)行調(diào)節(jié)，支持不少于1.2V;1,35V;1.5V及1.8V四種調(diào)節(jié)電壓。\n（三）板卡時(shí)鐘要求：\nA.不低于8路全局時(shí)鐘：具備PLL可編程時(shí)鐘和外部晶振時(shí)鐘接入能力\nB.不少于2路復(fù)位信號(hào)，可通過上位機(jī)軟件或板上按鈕實(shí)現(xiàn)\n（四）FPGA程序支持如下配置方式：\nA.千兆以太網(wǎng)\nB.USB\nC.JTAG\nD.Micro SD卡\n（五）配套擴(kuò)展與存儲(chǔ)支持：\nA. 支持DDR4內(nèi)存擴(kuò)展子卡，提供高速數(shù)據(jù)緩存與存儲(chǔ)能力；\nB. 配備PCIe x8接口擴(kuò)展卡，支持高速數(shù)據(jù)傳輸與外部設(shè)備連接；\nC. 提供完整的配件套裝，包括必要的連接線、散熱模塊及安裝支架，確保系統(tǒng)穩(wěn)定運(yùn)行","important":true}] | 質(zhì)保1年，按行業(yè)標(biāo)準(zhǔn)提供服務(wù) |
信息來源：https:****
